400-876-2288
30
泽耀技术篇——晶振时钟电路设计
浏览次数:2064

晶振在数字电路系统中的作用如同人的心脏,晶体振荡电路为数字电路系统提供基础时钟信号。

泽耀科技在晶振电路设计上严谨苛刻,坚持严格的技术验证,用心为用户提供高可靠的无线通信产品。

当下数字无线通信中,晶振信号质量更是很大程度上影响了整个系统的通信质量。

晶振的主要指标参数有标称频率、调整频差、老化频差、等效电阻、静态电容、负载电容等。具体选择需要根据实际需要分别考核,综合考虑。不建议追求某单一参数指标。

糟糕的晶振方案设计可能严重影响系统整体的稳定和可靠。不少工程师选择晶振时仅追求更低的容差,而忽略了时钟信号质量的重要。通常廉价的有源晶振频率抖动严重,波形畸变,相位噪声大,谐波分量大且分布宽,仅满足一般系统使用。泽耀不建议使用在射频系统中,因为其严重的谐波分量往往会串扰到系统其它各个部分,使得系统可靠性和稳定性大大降低,例如出现传输丢包,模块死机,甚至串扰到自身电源系统,影响其他组件正常工作,也可能经由天线直接辐射到自由空间,严重干扰周围设备正常运行。

泽耀技术篇——晶振时钟电路设计-1

【图一 - 某使用了廉价有源晶振的模块的时钟信号眼图】


泽耀技术篇——晶振时钟电路设计-2

【图二 - 某使用了廉价有源晶振的模块的时钟信号频谱】


晶振的选择应当根据具体需要。以AS32系列无线模组为例,AS32系列无线模组是泽耀科技基于Semtech SX1278 无线收发芯片研发的高性价比LORA无线串口模组。

泽耀技术篇——晶振时钟电路设计-3

【图三-Semtech LoRa modulation transceivers Crystal Specification 】

(来源http://www.semtech.com/images/datasheet/an120014-xo-guidance-lora-modulation.pdf


泽耀科技严格依据Semtech提供的设计指标,通过大量的实验测试,挑选良好的晶振方案。其设计需要综合考虑,严格验证。除了保证准确稳定的震荡频率,还需要考虑信号串扰,负载匹配,环境适应等诸多问题。

泽耀技术篇——晶振时钟电路设计-4

  【图四 - AS32-TTL-100 无线模组时钟信号眼图】


AS32-TTL-100使用的晶振方案频率准确稳定,相位噪声较干净。符合图三所示Semtech设计要求。准确、干净、稳定的时钟信号是系统长期稳定工作的重要支撑,是系统通信可靠的坚实保障。

泽耀技术篇——晶振时钟电路设计-5

【图五 – AS32-TTL-100 无线模组晶振时钟信号频谱】


AS32-TTL-100时钟信号谐波较干净,降低了信号串扰的问题,大大地提高了系统稳定性和可靠性。

泽耀科技秉承理论与实验验证相结合的设计理念,严肃认真,用心为用户提供稳定可靠的无线通信产品。


热门推荐

返回文章列表